Your Ref.: 1114-134

Our Ref. : 61583/99R00196-1/US

Partial Translation of JP-A 10-32327

Part A (Page 7)

100361

Meanwhile, a technical scope of the present invention is not limited to the above mentioned embodiment, and it is possible to add various modifications in a range which does not deviate from the purpose of the present invention. For example, in the embodiment, linear slots are provided so as to adjust light intensity of exposure light. However, this is not only limited to linear slots, and other structures that a plurality of openings having an arbitrary form are serially formed may be also adopted. Furthermore, as a photolithography technology, an explanation was made in an example of a positive type resist process. However, the present invention is not only limited to a positive type resist process, and in the present invention, a negative type resist process can be applied. In the case of the negative type resist process, a reticle pattern is reversed in black and white unlike the positive type resist process. Therefore, it would be possible to make a part that a chrome membrane exists in Fig. 1 of the above-mentioned embodiment as a part that a glass surface is exposed, and further, it would be possible to make an area except a gate electrode pattern and the linear slots part as a part that a chrome membrane exists. Accordingly,

Your Ref.: 1114-134

Our Ref.: 61583/99R00196-1/US

in the case where the negative type resist process is applied in the present invention, "a void pattern area" in the claim corresponds with "a solid pattern area", and "an area in which a plurality of small patterns are formed" corresponds with "an area in which a plurality of linear slots (openings) are formed". Also, like the openings mentioned above, an arbitrary form of small pattern may be adopted.

# SEMICONDUCTOR DEVICE, ITS MANUFACTURE FORMATION OF RESIST PATTERN, AND RETICLE USED FOR THE FORMATION

Patent number:

JP10032327

**Publication date:** 

1998-02-03

Inventor:

TAKI MASUYUKI

**Applicant:** 

NITTETSU SEMICONDUCTOR KK

Classification:

- international:

H01L29/78; H01L21/336; G03F1/08; H01L21/027; H01L21/3065


- european:

Application number: JP19960183687 19960712

Priority number(s):

#### Abstract of JP10032327

PROBLEM TO BE SOLVED: To prevent degradation in characteristics of elements such as increase in parasitic capacitor, reduction in breakdown voltage, etc. SOLUTION: Exposure is performed by using a reticle 9 having solid pattern on the drain region D side and a plurality of linear slots on the source region S side, and a resist pattern 14 of two levels with low source region side and high drain region side is formed on a polycrystalline silicon film 17. The polycrystalline silicon film 17 is then etched through the use of the resist pattern 14 as a mask to form a gate electrode 19 having the same two levels as the resist pattern 14. Subsequently, ion implantation is performed to form a diffusion layer of low impurity density. Side walls 22a, 22b with different widths on the source and drain sides are formed. Another ion implantation is performed to form a diffusion layer of high impurity density.



### (18) 日本国特許庁 (JP)

# (20 公開特許公報(A)

### (11)特許出廣公開番号

# 特開平10-32327

(43)公開日 平成10年(1998) 2月3日


(51) Int (I.*		無別記号	广内整理争号	ΡI		技術表示國所					
HOIL	29/78			HO1L	29/78	301	L				,
	21/336			G03F H01L	1/08	Z					
GOSF	1/08				21/30	502P					
H01L	21/027			21/302	H						
	21/3065										
				<b>非主动</b>	<b>水電朱</b> 尔	競求項の数10	OL	<b>(</b>	. 9	更	
(21)出票备	<del>}</del>	<b>神殿平8</b> —183887		(71) 出題							-
(22) 出頭日		平成8年(1996)7月	312日			日鉄セミコンダクター株式会社 千葉県館山市山本1580番地					
				(72)発劈	計 池 益	去					
				1	千葉県	营山市山本1580年	F 地	日鉄社	222	コン	

(54) [発明の名称] 半等体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル

### (57) 【妄約】

【課題】 寄生容量の増加、耐圧低下等の素子特性の劣化を防止し得る半導体装置とその製造方法ならびにそれに用いるレチクルを提供する。

【解決手段】 ドレイン領域 D 例がべたパターン、ソース領域 S 個に複数の縁状スリットが形成されたレチクル 9 を用いて露光を行い、ソース領域側が低くドレイン領域側が高い段差部を持つレジストパターン 1 4 を多結晶シリコン膜 1 7 上に形成する。そして、このレジストパターン 1 4 をマスクとして多結晶シリコン膜 1 7 のエッチングを行い、レジストパターン 1 4 と間様の段差部を持つゲート電極 1 9 を形成する。その後、低速度不純物拡散層形成のためのイオン注入、ソース側とドレイン側で幅の異なるサイドウォール 2 2 a、2 2 b の形成、高温度不純物拡散層形成のためのイオン注入を行う。



(74)代理人 弁理士 志賀 正武

#### 【特許請求の範囲】

【課求項1】 低温度不純物拡散層と高速度不純物拡散 層を備えたLDD構造のソース領域およびドレイン領域 と、該ソース領域に隣接する側が低く該ドレイン領域に 隣接する側が高い及差部を有するゲート電極と、該ゲー ト電極の倒難に設けられたサイドウォールを有し、

前記ゲート電極側壁のソース領域に隣接する側のサイドウォールよりもドレイン領域に隣接する側のサイドウォールの方がその幅が大きく、前記ドレイン領域の高速度不純物拡散層の端部が前記サイドウォールの下方に位置していることを特徴とする半導体装置。

【請求項2】 ポジ型フォトレジスト用レチクルであって、

べたパターンの領域と複数の孔が形成された領域を有し、これら複数の孔の各々の幅が、使用電光装置の限界 解像幅と実寸法に対する当該レテクルパターンの倍率と を乗じた値よりも小さいことを特徴とするレテクル。

【請求項3】 請求項2に記載のレチクルにおいて、 半導体装置のゲート常温形成用レチクルであって、形成 されるパターンのうちドレイン領域に関接する部分が前 記べたパターンの領域であり、ソース領域に関接する部 分が前記複数の孔が形成された領域であることを特徴と するレチクル。

【頭求項 4 】 ネガ型フォトレジスト用レチクルであって

白抜きパターンの領域と複数の小パターンが形成された 領域を有し、これら複数の小パターンの各々の幅が、使 用露光装置の吸界解像幅と実寸法に対する当該レチクル パターンの倍率とを乗じた値よりも小さいことを特徴と するレチクル。

【請求項5】 請求項4に記載のレチクルにおいて、 半導体装置のゲート電極形成用レチクルであって、形成 されるパターンのうちドレイン領域に隣接する部分が前 記白抜きパターンの領域であり、ソース領域に隣接する 部分が前記複数の小パターンが形成された領域であるこ とを特徴とするレチクル。

【請求項6】 請求項2に記載のレチクルを用いたポジ型フォトレジストのパターンの形成方法であって、前記レチクルを用いて選光を行うことにより、前記べたパターンの領域ではレジスト残蹊を全て残すとともに、前記複数の孔が形成された領域では前記限界解像幅以下に近接した複数の露光光からなる必要最低露光量未済の光強度を持つ場合光の作用によりレジスト残蹊を一部のみ残すことによって、場所により高さの異なるレジストパターンを形成することを特徴とするレジストパターンの形成方法。

【請求項7】 請求項4に記載のレチクルを用いたネガ型フォトレジストのパターンの形成方法であって、 前記レチクルを用いて露光を行うことにより、前記白抜きパターンの領域ではレジスト残膜を全て残すととも に、前配複数の小パターンが形成された領域では前腔限 界解像幅以下に近接した複数の露光光からなる必要最低 露光量未満の光強度を持つ集合光の作用によりレジスト 残譲を一部のみ残すことによって、場所により高さの異 なるレジストパターンを形成することを特徴とするレジ ストパターンの形成方法。

【請求項8】 請求項3または5に記載のレチクルを用いた半導体装置の製造方法であって、

半導体基板上にゲート絶縁膜を介してゲート電極村、フォトレジスト展を順次形成する工程と、

前記レチクルを用いて露光を行うことにより、ソース領域に隣接する例が低くドレイン領域に隣接する例が高い レジストパターンを形成する工程と、

該レジストパターンをマスクとして前記ゲート電極村の エッチングを行うことにより、該レジストパターンと関 様のソース領域に隣接する側が低くドレイン領域に隣接 する側が高いゲート電極を形成する工程と、

腺ゲート電極をマスクとしてソース領域およびドレイン 領域の低濃度不純物拡散層を形成するためのイオン注入 を行う工程と、

前記ゲート電極の側壁にサイドウォールを形成する工程 と

前記ゲート電視およびサイドウォールをマスクとしてソース領域およびドレイン領域の高温度不純物拡散層を形成するためのイオン注入を行う工程、を有することを特徴とする半導体装置の製造方法。

【讃求項9】 請求項8に記載の半導体装置の製造方法において、

前記レジストパターンを用いて前記ゲート電極を形成する手段として、

前記フォトレジスト腹に対する前記ゲート電極村の選択 比が該フォトレジスト腹の腹厚と前記ゲート電極村の腹 厚の比率に等しい条件で異方性エッチングを行うことに より、前記レジストパターンに覆われていない傾域の前 記ゲート電極村の一部をエッチングすると同時に、前記 ソース領域に隣接する側のレジストパターンを除去し、 その後、前記ドレイン領域に隣接する側のレジストパターンのみを残し、前記選択比が大きい条件で異方性エッ テングを行うことにより、ソース領域に隣接する側が低 くドレイン領域に隣接する側が高いゲート電極を形成す ることを特徴とする半導体装置の製造方法。

【請求項10】 請求項8に記載の半導体装置の製造方法において、

前記レジストパターンを用いて前記ゲート電極を形成する手段として、

前記フォトレジスト属に対する前記ゲート電極材の選択 比が大きい条件で異方性エッチングを行うことにより、 前記レジストパターンを残したままレジストパターンに 種われていない部分の前記ゲート電極材をエッチング し、次に、前記レジストパターンのエッチパックを行う ことにより、前記ソース領域に隣接する例のレジストパターンを除去し、その後、前記ドレイン領域に隣接する 例のレジストパターンを残した状態で再度、前記選択比 が大きい条件で異方性エッチングを行うことにより、ソ ース領域に隣接する側が低くドレイン領域に隣接する側 が高いゲート電視を形成することを特徴とする半導体装 僧の製造方法。

#### 【発明の詳細な説明】

[1000]

【発明の属する技術分野】本発明は、半導体装置とその 製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクルに関し、特に、LDD(Lightly Do ped Drain )構造を有する電界効果型トランジスタにお けるゲート電極の形成方法、ならびに不純物拡散層の形 成方法に関するものである。

[0002]

【従来の技術】LDD標達は、電界効果型トランジスタのゲート両端の不純物温度を部分的に低下させ、この部分での電界を緩和することにより、トランジスタ特性に悪影響を及ぼすホットキャリアの発生を防止しようとするものである。LDD標道を有する半導体装置は、例えば特開平7-297393号公銀等に開示されている。図7は従来一般のLDD構造を有する半導体装置を示す図であり、以下、その製造方法について説明する。

【0003】まず、秦子分離領域を形成するために、シ リコン基板1表面を酸化させてパッド酸化膜を形成した 後、その上に耐酸化性絶縁度、一般的には変化シリコン 鷹を形成する。次に、公知のフォトリングラフィー技術 を用いて、素子分離領域が開口し、素子能動領域を選択 的に被覆するレジストパターンを形成した後、このレジ ストパターンをマスクとしたケミカルドライエッチン グ、またはリアクティブイオンエッチングにより童化シ リコン旗をエッチングする。そして、酸素アッシングを たは確酸と過酸化水素水との混合薬液を用いてレジスト パターンを除去する。次に、前工程で形成した望化シリ コン膜のパターンをマスクとして選択酸化を行うことに より、風化シリコン膜で被覆されていない領域、すなわ ち素子分離領域に厚いフィールド酸化膜2を選択的に形 成する。その後、素子館動領域上に残った強化シリコン 脳、パッド酸化膜を順次除去することにより素子分離構 造が完成する。

【0004】次に、素子館動領域上にドライ酸化法を用いてシリコン酸化區からなるゲート絶縁膜3を形成した後、ゲート電極付である多緒品シリコン膜を成態する。ついで、フォトリングラフィー技術により多結品シリコン膜上にレジストパターンを形成した後、このレジストパターンをマスクとした異方性ドライエッチングにより多結品シリコン膜をエッチングし、ゲート電極4とする。そして、酸素アッシングまたは磁酸と過酸化水素水との混合異液を用いてレジストパターンを除去する。次

に、低温度不執物拡散層を形成するためのイオン注入を 行う。そして、全面に絶縁度を形成した後、公知のエッ チパック法を用いて絶縁度のエッチングを行うことによ りゲート電極4の側壁にサイドウォール6、5を形成 し、ついで、高温度不純物拡散層を形成するためのイオ ン注入を行う。その後、熱処理を行うことによって注入 した不純物の活性化を行い、低温度不純物拡散層6S、 6Dおよび高温度不純物拡散層7S、7Dをそれぞれ形 成する。以降は、層間絶縁度の形成、コンタクトホール の関ロ、配線の形成、等の工程を経てLDD構造を有す るMOSトランジスタが完成する。

[0005]

【発明が解決しようとする課題】しかしながら、従来の LDD構造を有するMOSトランジスタでは、シリコン 基板1内に注入した不顧物が製造工程中の熱処理によっ で拡散し、図8に示すように、ドレイン領域の高速度不 純物拡散層7Dの増部がゲート電径4の直下にまで延び た状態となる。このような構造では、ゲート電極4直下 の高速度不純物拡散層7Dによる寄生容量が増加し、ド レインコンダクタンスが増加することになる。さらに、 ソースードレイン間の高速度不純物拡散層7S、7D間 の間隔が狭まるため、ショートテャネル効果による耐圧 低下等の素子特性劣化を招くことになる。

【0006】本免明は、上記の課題を解決するためになされたものであって、寄生容量やドレインコンダクタンスの増加、ショートチャネル効果による耐圧低下等の素子特性の劣化を防止し得る半導体装置とその製造方法、ならびにその製造プロセスにおけるレジストパターンの形成方法およびそれに用いるレチクルを提供することを目的とする。

[0007]

【課題を解決するための手段】上記の目的を達成するために、本発明の設求項1に記載の半導体装置は、低速度不純物拡散層と高速度不純物拡散層を備えたし口口構造のソース領域およびドレイン領域と、該ソース領域に隣接する側が高い段差部を有するゲート電極と、該ゲート電極の側壁に設けられたサイドウォールを有し、前記ゲート電機側壁のソース領域に隣接する側のサイドウォールよりもドレイン領域に隣接する側のサイドウォールの方がその幅が大きく、前記ドレイン領域の高速度不純物拡散層の端部が前記サイドウォールの下方に位置していることを特徴とするものである。

【0008】また、本発明の請求項2に記載のレチクルは、ポジ型フォトレジスト用レチクルであって、べたパターンの領域と複数の孔が形成された領域を有し、これら複数の孔の各々の幅が、使用露光装置の限界解像幅と実寸法に対する当該レチクルパターンの倍率とを乗じた値よりも小さいことを特徴とするものである。

【0008】また、請求項3に記載のレチクルは、請求

(4)

項2に記載のレチクルにおいて、半導体整度のゲート電 複形成用レチクルであって、形成されるパターンのうち ドレイン領域に隣接する部分が前記べたパターンの領域 であり、ソース領域に隣接する部分が前記複数の孔が形 成された領域であることを特徴とする半導体装置のゲー ト電極形成用レチクルである。

【0010】また、請求項4に記載のレチクルは、ネガ型フォトレジスト用レチクルであって、白抜きパターンの領域と複数の小パターンが形成された領域を有し、これら複数の小パターンの各々の幅が、使用露光装置の限界保保幅と実寸法に対する当該レチクルパターンの倍率とを乗じた値よりも小さいことを特徴とするものである。

【0011】また、請求項5に記載のレチクルは、請求項4に記載のレチクルにおいて、半導体基置のゲート電極形成用レチクルであって、形成されるパターンのうちドレイン領域に隣接する部分が前記白抜きパターンの領域であり、ソース領域に隣接する部分が前記複数の小パターンが形成された領域であることを特徴とするものである。

【0012】また、本発明の請求項8に記載のレジストパターンの形成方法は、請求項2に記載のレチクルを用いたポジ型フォトレジストのパターンの形成方法であって、前記レチクルを用いて露光を行うことにより、前記 べたパターンの領域ではレジスト残膜を全て残すとともに、前記複数の孔が形成された領域では前記限界解像幅以下に近接した複数の露光光からなる必要最低露光量未満の光強度を持つ集合光の作用によりレジスト残膜を一部のみ残すことによって、場所により高さの異なるレジストパターンを形成することを特徴とするものである。 【0013】また、請求項フに記載のレジストパターン

【0013】また、請求項7に記載のレジストパターンの形成方法は、請求項4に記載のレチクルを用いたネガ型フォトレジストのパターンの形成方法であって、前記レチクルを用いて露光を行うことにより、前記白抜きパターンの領域ではレジスト残膜を全て残すとともに、前記複数の小パターンが形成された領域では前記限界解像領以下に近接した複数の露光光からなる必要最低露光量未満の光強度を持つ集合光の作用によりレジスト残膜を一部のみ残すことによって、場所により高さの異なるレジストパターンを形成することを特徴とするものである。

【0014】また、本発明の請求項8に記載の半導体装置の製造方法は、請求項3または5に記載のレチクルを用いた半導体装置の製造方法であり、半導体基板上にゲート総縁膜を介してゲート電極材、フォトレジスト展を順次形成する工程と、前記レチクルを用いて露光を行うことにより、ソース領域に隣接する側が低くドレイン領域に隣接する側が高いレジストパターンを形成する工程と、該レジストパターンをマスクとして前記ゲート電極材のエッチングを行うことにより、該レジストパターン

と間様のソース領域に隣接する例が低くドレイン領域に 隣接する個が高いゲート電極を形成する工程と、該ゲー ト電極をマスクとしてソース領域およびドレイン領域の 低濃度不純物拡散層を形成するためのイオン注入を行う 工程と、前記ゲート電極の倒壁にサイドウォールを形成 する工程と、前記ゲート電極およびサイドウォールをマ スクとしてソース領域およびドレイン領域の高濃度不穏 物拡散層を形成するためのイオン注入を行う工程、を有 することを特徴とするものである。

【0015】また、請求項8に記載の半導体装置の製造方法は、請求項8に記載の半導体装置の製造方法において、前記レジストパターンを用いて前記ゲート電極を形成する手段として、前記フォトレジスト展に対する前記ゲート電極村の選択比が譲フォトレジスト展に対する前記記ゲート電極村の膜厚の比率に等しい条件で異方性エッチングを行うことにより、前記レジストパターンに覆われていない領域の前記ゲート電極村の一部をエッチングすると同時に、前記ソース領域に隣接する側のレジストパターンのみを残し、前記選択比が大きい条件で異方性エッチングを行うことにより、ソース領域に隣接する側が低くドレイン領域に隣接する側が高いゲート電極を形成することを特徴とするものである。

【0016】また、請求項10に記載の半導体袋屋の製造方法は、請求項8に記載の半導体装置の製造方法において、前記レジストパターンを用いて前記ゲート電極を形成する手政として、前記フォトレジスト展に対する前記ゲート電極村の選択比が大きい条件で異方性エッチングを行うことにより、前記レジストパターンを残したままレジストパターンに覆われていない部分の前記ゲート電極村をエッチングし、次に、前記レジストパターンのエッチパックを行うことにより、前記ソース領域に隣接する側のレジストパターンを演した状態で再度、前記選択比が大きい条件で異方性エッチングを行うことにより、ソース領域に隣接する側が低くドレイン領域に隣接する側が高いゲート電極を形成することを特徴とするものである。

【0017】本発明は、特に、半導体接置製造プロセスのゲート電極形成工程に本発明特有のレジストパターン形成方法を適用することによって上記の課題を解決しようとするものである。すなわち、ポジ型フォトレジストプロセスの場合、ドレイン領域に隣接する部分がべたパターン、ソース領域に隣接する部分に複数の孔が形成されたレチクルを用いて露光を行うと、べたパターンの領域ではレジスト残腐が全て変るが、複数の孔が形成された領域では透過する各露光光が限界解像幅以下に近接しているため、第光光を全体として見ると、複数の露光光の集合光が必要最低露光量未満の低い光強度を持つ状態となり、その結果、この部分ではべたパターンの部分よ

リレジスト強度が薄くなる。したがって、完成したレジストパターンは、ドレイン領域に隣接する例が高くソース領域に隣接する例が高くソース領域に隣接する例が低くなる。ネガ型フォトレジストプロセスの場合には、ドレイン領域に隣接する部分が自抜きパターン、ソース領域に隣接する部分に複数の小パターンが形成されたレチクルを用いれば、上記と同様の現象が生じることになる。

【0018】その後、請求項9または10に記載した方 法を用いてソース領域に隣接する例のレジストパターン が先に除去されるようなエッチングを行うことで、ドレ イン領域側が高くソース領域側が低いレジストパターン を基に、間様の形状を有するゲート電極を形成すること ができる。そして、このゲート電極の側壁にサイドウォ 一ルを形成すると、ドレイン領域に関接する側とソース 領域に隣接する側で側壁の高さが異なるため、サイドウ オールの幅もドレイン領域側とソース領域側で目ずと異 なるようになる。すなわち、ソース領域側のサイドウォ 一ルの幅よりもドレイン領域側のサイドウォールの幅の 方が大きくなるため、これをマスクとしたイオン注入で 形成する高温度不純物拡致層の蟾部の位置は、ソース領 域側ではゲート電極直下にまで達しても、ドレイン領域 側ではサイドウォール直下までに留めることができる。 [0019]

【免明の実施の形態】以下、本発明の一実施の形態を図 1~図6を参照して説明する。本実施の形態の半導体接 置の製造方法は、露光部が現像液に可溶、未露光部が不 溶となるポジ型フォトレジストを用いた例であり、したがって、これに用いるレチクルもポジ用レチクルの例である。図1は本実施の形態のレチクル9を示す図であって、(a)は平面図、(b)は断面図である。

【0020】図1 (a)、(b) に示すように、ガラス 部10の表面にゲート長に相当する幅を有するクロム膜 からなるゲート電極パターン11が形成されている。そ して、パターン11のうち、ソース領域に隣接する部分 にはガラス面が露出した複数の線状スリット(孔)1 2、12、…が形成されており、ドレイン領域に隣接す る部分およびその他の領域はペたパターン13となって いる。また、各線状スリット12の幅は、使用露光装置 の限身解像幅(露光装置が隣接する2つのパターンを解 像し得る限界のパターン間隔)と実寸法に対するレチク ルパターンの倍率とを乗じた値よりも小さい値となって いる。具体的には、例えば使用露光装置の限界解像幅が O. 4 μm、実寸法に対するレチクルパターンの倍率が 5倍のレテクル (5:1縮小投影館光装置用レテクル) の場合、各種状スリット12の幅を2.0μm以下、実 寸法に対するレチクルパターンの倍率が10倍のレチク ル(10:1錠小投影露光袋電用レテクル)の場合、各 線状スリット12の幅を4.0µm以下とする。そし て、各級状スリット12の間隔は各級状スリット12の 幅よりも大きくなっている。

The second

【0021】次に、上記構成のレテクル 8を用いたレジストパターンの形成方法について説明する。図2(a)は本レテクル9を用いた際の露光状態を示す図であって、横軸はレテクル表面の位置、緩軸は露光光の強度(intensity:単位%)を示す。この図に示すように、ゲート電極パターン以外の領域はクロム腫が存在しないため、当然ながら光強度100%である。ドレイン領域に隣接する部分はクロムのべたパターンであり、光が完金に遮断されるため、光強度は0%である。一方、ソース領域に隣接する部分には複数の観状スリットが形成されており、しかも、各様状スリット12の間隔が各種状スリット12の幅よりも大きいため、限界解像幅以下の幅を持つスリットを透過した複数の露光光しを全体として見ると、複数の露光光しの集合光により平滑化された60%以下の光強度分布を持つ状態となる。

【ロロ22】したがって、このような状態で露光を行 い、現像を行った後のレジストパターンの形状は、図2 (b) に示すように、ドレイン領域に隣接する例140 は光強度が0%のため、レジスト残腐は100%とな り、ソース領域に隣接する倒14Sは光強度が50%以 下のため、レジスト残腐がドレイン領域に隣接する個1 4 Dより薄くなる。例えば、FHー6 1 O O g 練波長対 応レジスト(富士ハント社製、商品名)を用いた場合、 レジスト度厚=1.2μmで塗布形成を行い、Eth=8 Omj (透過率100%条件に相当) の露光エネルギー で露光を行うと、ソース領域に隣接する側14Sの現像 後のレジスト残膜は約0、8μm程度となる。 このよう にして、完成したレジストパターン14は、ドレイン領 域に随後する似140が高くソース領域に隣接する例1 45が低くなるような段差部14aを有することにな る。

【0023】なお、組状スリット領域における露光光の 強度が50%以下でなければならない理由は以下の通り である。基本的には、上記の光強度100%とする際の 露光量とは、フォトレジスト度が露光、現像によって溶 解される必要最低露光量 Eth (Exposure Threshold) に 相当する。ところが、実際の露光時に用いられる露光 量、もしくはEopt (Exposure Optimum = Focus Latitu de (一般的には、Depthof Foous )を最も広く得ること ができる露光量)は、全面透過領域(ガラス領域)での 100%透過率に相当する前記 Ethの 1. 25~1. 7 5倍程度に設定されるのが一般的である。したがって、 実際の電光の際に全面透過領域(ガラス領域)がEthの 125~175%で露光され、仮に線状スリットを設け た領域が全面透過領域の50%の透過率だとすれば、線 状スリット領域はEthの62、5~87、5%で露光さ れることになる。ここで、棘状スリット領域でのレジス ト残膜を100%未満とするためには、緑状スリット領 域での露光量がEthの100%以下でなければならな い。したがって、線状スリット領域での透過率、すなわ

ち光強度は50%以下である必要がある。

【0024】以下、上記のレチクル9およびレジストパターン14の形成方法を採用した本実施の形態の半導体 装置の製造方法について説明する。図3は、本製造方法 を工程順を追って示すプロセスフロー図である。

【0028】まず、図3(a)に示すように、シリコン 基板15 (半導体基板)上に、温度980℃、N2/O2 雰囲気の塩酸酸化法を用いて膜厚150人程度のシリコ ン酸化度からなるゲート絶縁度18を形成する。なお、 ゲート絶縁膜16の形成には、塩酸酸化法の他、パイロ ジェニック法、ドライ酸化法等を用いてもよい。次に、 膜厚2000人程度の多結晶シリコン旗17(ゲート管 **極村)を低圧化学気指成長法を用いて形成する。ゲート** 電極材として用いる多箱品シリコン膜17は、SIH4 ガスを原料ガスとしてノンドープ多糖品シリコン度を被 覆形成した後、リン拡散を施す方法により低抵抗化を図 るか、あるいは原料ガスにPH3 ガスを添加して化学気 相成長を行い、ドープド多総晶シリコン膜として成膜す ることで低抵抗化を図る。なお、多結晶シリコン膜の厚 厚2000人は、従来の製造方法における多結品シリコ ン膜の膜厚よりも厚い値である。

【0026】次に、多糖品シリコン膜17上にゲート電 極形成用のレジストパターン14を形成する。この際に は、図3(b)に示すように、多結晶シリコン属17上 にポジ型フォトレジスト18を1.2μmの属厚に塗布 した後、上述したレテクル8とレジストパターン形成方 法を用いて段差部14aを有するレジストパターン14 を形成する。異体的には、例えば露光波長入=436n m、NA=0. 55、限界解像幅=0. 65μmの5: 1粒小投影館光装置を用いることを前提とし、ゲート長 がウェハ上で1.0μm(レチクル上で5.0μm)の 場合、レテクル9上のスリット幅はO. 1μm(膜界解 像幅0.65 μm×5倍=3.25 μmより小さい) と し、ソース領域側から0.2μmピッチで3本の稼状ス リットを形成したレテクルを用いる。そして、135m jで露光を行い、ついで、現像を行うことにより、図3 (c)に示すように、ソース領域側14Sの属準がO. 6 μm、ドレイン領域側14 Dの順厚が1. 2 μmの段 差部14aを有するレジストパターン14を形成する。 【0027】次に、この段差部14gを有するレジスト パターン14に基づいて段差部を有するゲート管視を形 成する。その方法には2通りの方法があり、以下、図4 および図5を用いて説明する。まず、第1の方法として は、図4(a)に示すように、多結晶シリコン膜17上 に放差部14aを有するレジストパターン14を形成し た後、フォトレジスト旗に対する多結晶シリコン庭の選 択比がフォトレジスト層の順厚と多結晶シリコン層の膜 厚の比率にほぼ等しい条件、すなわち、フォトレジスト 膜のエッチング速度 6 (贋厚 1. 2 μm)に対して多糖 **晶シリコン膜のエッチング速度1(膜厚2000人)の** 

条件で異方性エッチングを行うと、図4 (b) に示すように、レジストパターン14に覆われていない部分の多糖品シリコン底17がエッチングされると同時に、レジストパターン14自身が急速にエッチングされて薄膜化していく。そして、図4 (c) に示すように、多糖品シリコン底17がその展厚の1/2種度エッチングされた状態では、ソース領域側のレジストパターン145が完全に除去されて消滅する。その後、ドレイン領域側のレジストパターン14Dを残した状態で異方性エッチングを続行すると、ソース領域側の多糖品シリコン膜173が自己整合的にマスクとなってエッチングされるため、図4(d)に示すように、段差部19aを有するゲート電程19が形成される。

【0028】次に、第2の方法としては、図5(a)に **ポすように、多材品シリコン腐17上に段差部14gを** 有するレジストパターン14を形成した後、例えばフォ トレジストのエッチング速度1に対して多糖品シリコン 鷹のエッチング速度20というように、フォトレジスト に対する多緒品シリコン膜の選択比ができるだけ大きく なる条件で異方性エッチングを行うと、図5(b)に示 すように、段差節14aを有するレジストパターン14 がほとんどエッチングされることなく、レジストパター ン14に覆われていない部分の多糖品シリコン膜17が 完全にエッチングされる。次に、図5(a)に示すよう に、レジストパターン14のみをエッチパックして、レ ジストパターン14のうちソース領域側の低い部分14 Sのみを除去する。そして、ドレイン領域側のレジスト パターン14Dを残した状態で、再度、フォトレジスト に対する多結晶シリコン膜の選択比が大きい条件で異方 性エッテングを行うことにより、図5(d)に示すよう に、股差部19aを有するゲート電極19が形成され **る**。

【0029】このように、上記のいずれかの方法を用い て政差部19aを有するゲート電極19を形成した後、 図3(d)に示すように、LDD構造における低温度不 純物拡致層形成を目的としたイオン注入を行い、シリコ ン基板15表面のソース、ドレイン領域3、口に低速度 不無物注入層20、20を形成する。次に、図3(e) に示すように、後にサイドウォールとなる庭原3000 Aの酸化シリコン属21を化学気相成長法により形成し た後、その酸化シリコン臈21をエッテバック法を用い てエッチング処理することにより、ゲート覚極19の側 壁に酸化シリコン膜からなるサイドウォール22a、2 21、220を形成する。この際、サイドウォールは、 ドレイン領域Dに隣接する側22a、ソース領域Sに隣 接する側22b、段差都22cの3個所に形成される。 【0030】その後、図3(+)に示すように、LDD 構造における高温度不純物拡散層形成を目的としたイオ ン注入を行い、シリコン基板15表面のソース、ドレイ ン領域S、Dに高温度不純物注入層23、23を形成す

る。そして、950℃、N2/O2 雰囲気下での熱処理を行い、注入したイオンの拡散および活性化を図ることによって、図3(g)に示すように、ソース領域8、ドレイン領域Dそれぞれに低温度不純物拡散層248、24D、高温度不純物拡散層25S、25Dを形成する。以上の工程でLDD構造を有するMOSトランジスタが完成する。

【0031】以降の工程は図示を省略するが、従来一般の半導体装置製造プロセスと同様に、上記MOSトランジスタを覆う層間絶縁度を形成し、コンタクト孔を開口する。この際、前工程でゲート電視上の段差部に形成されたサイドウォールは、コンタクト孔形成時のエッテングで除去されることになる。その後、AI等からなる配線を形成する。

【0032】本実施の形態の半導体装置の製造方法によれば、上述した2通りの方法のいずれかを用いてソース領域側の低い部分のレジストパターン145が先に除去されるようなエッチングを行うことで、段差部14aを有するレジストパターン14を基に、同様の段量部19aを有するゲート電極19を形成することができる。そして、このゲート電極19の側壁にサイドウォール22a、22bを形成すると、ドレイン領域Dに脚接する側とソース領域Sに隣接する側で側壁の高さが異なるため、サイドウォールの領もドレイン領域側22aとソース領域側22bで自ずと異なるようになる。

【0033】図6は完成したMOSトランジスタの平面図であるが、この図に示すように、ドレイン領域D側のサイドウォール22aの幅の方がソース領域S側のサイドウォール22aの幅よりも大きく、しかも、本実施の形態では多額量シリコン膜の痕庫(ドレイン側の腹庫)が従来の多額量シリコン膜の痕庫よりも厚くなっている。そのため、高温度不純物拡散層形成時のイオン注入や熱拡散の条件が従来法と同じであっても、高温度不純物拡散層の端部の位置を、図3(g)に示すように、ソース領域側25Sではゲート管福19厘下にまで達しても、ドレイン領域側25Dではサイドウォール22a厘下までに留めることができる。

【0034】その結果、従来の方法を用いて製造した半 等体装置と異なり、ドレイン領域 Dの高濃度不純物拡散 層25 Dがゲート管揺19 直下にまで達しないため、寄 生容量の増加やドレインコンダクタンスの増加を防止す ることができる。また、ソースードレイン間の高速度不 純物拡散層間の間隔が狭まらないため、ショートチャネ ル効果による対圧低下等の素子特性劣化を抑制すること ができる。

【0035】また、本実施の形態のレジストパターン形成方法によれば、レチクル8の構成を工夫したことで1回のフォトリソグラフィー工程で段差部14sを有するレジストパターン14を形成することができるため、従来の製造方法に比べてフォトリソグラフィー工程の回数

を増やす必要がない。

【0038】なお、本発明の技術範囲は上記実施の形態 に限定されるものではなく、本発明の趣管を逸脱しない 範囲において種々の変更を加えることが可能である。例 えば本実施の形態では、露光光の光強度を調査するため に縁状スリットを設けるようにしたが、これは縁状スリ ットに限らず、任意の形状を持つ複数の孔が連続的に形 成されたものであってもよい、また、フォトリソグラフ ィー技術としてポジ型レジストプロセスの例で説明した が、これに限らず、本発明をネガ型レジストプロセスに 適用することもできる。ネガ型レジストプロセスの場 合、ポジ型レジストプロセスに対してレチクルのパター ンが白黒反転するため、上記実施の形態の図りにおける クロム度が存在する部分をガラス面が露出する部分と し、ゲート電極パターン以外の領域と銀状スリットの部 分をクロム膜が存在する部分とすればよい。したがっ て、本発明をネガ型レジストプロセスに適用する場合、 特許請求の範囲における「白抜きパターンの領域」が太 実施の形態の「べたパターンの領域」に相当し、「複数 の小パターンが形成された領域」が「複数の線状スリッ ト(孔)が形成された領域」に相当する。また、上記孔 と同様、小パターンの形状も任意としてよい。

【0037】また、上記実施の形態では、各線状スリットの幅や間隔を均一にすることでレジストパターンに段差がを設けるようにしたが、例えば線状スリットの幅や間隔をドレイン領域側からソース領域側に向けて徐々に変えるようにすると、光強度分布を全体的に勾配を持つように調整することもできる。このようにすると、本実施の形態のように及差部を有するレジストパターンではなく、上面が傾斜したレジストパターンを形成することができ、この構成によっても本発明の目的を選成することができる。また、上記実施の形態で用いた線状スリットの福、レジスト残膜や多緒品シリコン膜の膜厚等、種々の具体的な数値に関してはほんの一例にすぎず、適宜変更が可能なことは勿論である。

[0038]

【発明の効果】以上、詳細に説明したように、本免明によれば、従来の方法に比べてフォトリソグラフィー工程の回数を増やすことなく、場所により高さの異なるレジストパターンの形成が可能となり、このレジストパターンを用いてエッチングを行うことにより場所により高さの異なるゲート電極を形成し、ゲート電極側壁のサイドウォールをソース側、ドレイン側で異なる幅とすることができる。これにより、ドレイン側の高濃度不純物拡散層がゲート電極の値下に位置しないようにできるため、寄生容量の増加やドレインコンダクタンスの増加、ショートチャネル効果による耐圧低下、といった素子特性労化を抑制することができる。

【図面の簡単な説明】

【図1】 本発明の一実施の形態であるレチクルを示

す。(a) 平面図、(b) (a) のA - A線に沿う断面 図、である。

【図2】 同、レチクルを用いた謎の、(a) 電光光の 光強度分布図、(b) 現像後のレジストパターンの断面 図、である。

【図3】 同、レテクルを用いた半導体装置の製造方法 を工程順を追って示すプロセスフロー図である。

【図4】 同、製造方法におけるゲート電極形成の第1 の方法を示すプロセスフロー図である。

【図5】 同、製造方法におけるゲート電極形成の第2 の方法を示すプロセスフロー図である。

【図6】 同、製造方法により形成されたゲート電標を 示す平面図である。

【図7】 LDD構造を有する半導体接賃の従来の製造 方法を示すプロセスフロー図である。


【図8】 LDD構造を有する従来の半導体装置の問題 点を示す図である。

【符号の説明】

9 レチクル

10 ガラス部

- 11 ゲート電視パターン
- 12 緑状スリット(孔)
- 13 ペたパターン
- 14, 148, 140 レジストパターン
- 14a, 19a 殷差部
- 15 シリコン基板(半導体基板)
- 18 ゲート絶殺度
- 17 多糖品シリコン膜(ゲート電揺材)
- 18 ポジ型フォトレジスト
- 19 ゲート電揺
- 20 低濃度不純物注入層
- 21 酸化シリコン膜
- 228, 226, 220 サイドウォール
- 23 高温度不赖物注入層
- 243,240 低速度不純物拡散層
- 253, 25D 高温度不纯物拡散層
- L 算光光
- S ソース領域
- D ドレイン領域



(9)

